(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年1月15日(15.01.2004)

PCT

(10) 国際公開番号

(51) 国際特許分類7:

WO 2004/006429 A1

H03F 3/19

(21) 国際出願番号:

PCT/JP2003/008227

(22) 国際出願日:

2003年6月27日(27.06.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:


特願2002-198928 2002 年7 月8 日 (08.07.2002)

(71) 出願人 (米国を除く全ての指定国について): 株式 会社豊田自動織機 (KABUSHIKI KAISHA TOYOTA JIDOSHOKKI) [JP/JP]; 〒448-8671 愛知県 刈谷市豊田 町2丁目1番地 Aichi (JP). 新潟精密株式会社 (NIIGATA SEIMITSU CO., LTD.) [JP/JP]; 〒943-0834 新潟県上 越市西城町 2丁目5番13号 Niigata (JP).

- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 宮城 弘 (MIYAGI, Hiroshi) [JP/JP]; 〒943-0834 新潟県 上越市 西城町 2丁目5番13号 新潟精密株式会社内 Niigata (JP).
- (74) 代理人: 大菅 羲之 (OSUGA, Yoshiyuki); 〒102-0084 東京都千代田区 二番町8番地20 二番町ビル3F Tokyo (JP).
- (81) 指定国(国内): CN, KR, US.

[続葉有]

(54) Title: SEMICONDUCTOR INTEGRATED CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT MANUFAC-TURING METHOD



5で構成する。カスコード接続することでPチャネルMOSFET4のソース、ゲート間の帰還容量を小さくし、安

WO 2004/006429 A1



(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

明細書

半導体集積回路及び半導体集積回路の製造方法

5 技術分野

本発明は、AM放送信号を増幅する増幅回路を有する半導体集積回路及びその製造方法に関する。

背景技術

15

20

10 図 5 に、従来の A M 放送受信回路の構成を示す。図 5 (a) は同調回路形式 の構成を示し、図 5 (b) は非同調回路形式の構成を示す。

図5 (a) に示す同調回路形式のAM放送受信回路は、コンデンサ101と 、抵抗102と、信号増幅用のFET (Field Effect Transistor) 103と 、同調回路104と、IC106とから構成されている。このうちコンデンサ 101、抵抗102、信号増幅用のFET103および同調回路104によっ てRFアンプが構成される。

ここで、コンデンサ101は、図示しないアンテナから入力されるAM放送信号の直流分をカットするためのものであり、同調コンデンサC1および同調コイルL1, L2により構成される。この同調回路104の一端は電源Vccに接続されている。また、IC106は、同調回路104から出力されたRF増幅信号を入力し、ミキシング、周波数変換などを含むAM放送受信に必要な後段の信号処理を行うものである。

また、図5(b)に示すように、非同調回路形式のAM放送受信回路は、コンデンサ101と、抵抗102と、信号増幅用FET103と、結合コンデン サ105と、IC106と、コイル107とから構成されている。このうちコ

ンデンサ101、抵抗102、信号増幅用FET103、結合コンデンサ10 5およびコイル107によってRFアンプが構成される。

近年、2.4 GH z 帯や5 GH z 帯などの高周波信号を扱う無線端末において、R F 回路の集積化が進められ、これまでアナログの個別部品としてチップ外に実装されていたR F 回路をMOS技術により1 チップにまとめたLS I が開発されている。また、 $76M\sim90MH$ z の周波数帯を使用するF M 放送用の受信機においても、R F 回路をMOS技術で集積したLS I が開発されている。これらの1 チップに集積されるR F 回路の中にはR F 受信アンプも含まれている。

10 これに対して、530K~1710KHzの中波帯、153K~279KH zの長波帯などの低周波信号を使うAM放送の受信機では、その周波数帯がフリッカ雑音成分の大きい領域にあるので、MOSFETでRFアンプを構成することが難しいと考えられていた。

そのため、従来は、図 5 に示すようにRFアンプに接合型FET(JFET 15) 1 0 3 を用い、あるいはJFETとバイポーラトランジスタを組み合わせて AM放送受信機のRFアンプを設計していた。

しかしながら、JFETは、MOSとは製造プロセスが異なるために1チップに集積化できず、IC106のチップ外に個別部品として実装されていた。その結果、高周波無線端末のRF回路を小型化することができないという問題点があった。

また、AM増幅回路は微少信号の増幅を行うので、電源電圧の変動等に対して安定したバイアスをFETに与えることが望まれている。

発明の開示

20

25 本発明の課題は、AM放送信号を増幅する増幅回路と、CMOデジタル回路

15

とを1チップに集積することである。本発明の他の課題は、AM増幅回路のバイアスを安定化することである。

本発明の半導体集積回路は、AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETとからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備える。

この発明によれば、PチャネルMOSFETを使用することでAM放送信号を増幅する増幅回路のフリッカノイズを低減させ、さらにAM放送信号の増幅回路とCMOSデジタル回路を、例えば、CMOSプロセスにより1チップに集積することができる。

本発明の他の半導体集積回路は、AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETに一定のバイアスを与えるバイアス回路とからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備え、前記第1PチャネルMOSFET、バイアス回路及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形成した。

この発明によれば、AM放送信号を増幅する増幅回路のフリッカノイズを低減させ、かつAM放送信号の増幅回路とCMOSデジタル回路をCMOSプロセスにより1チップに集積することができる。また、電源電圧の変動等に対して安定したバイアスを第1のPチャネルMOSFETに与えることができる。

20 上記の発明において、前記第2のPチャネルMOSFETの増幅度を制御するAGC回路を備える。

このように構成することで、例えば、受信信号レベルに応じて第2のPチャネルMOSFETの増幅度をAGC制御することができる。

上記の発明において、前記バイアス回路は、前記第1のPチャネルMOSF 25 ETとカレントミラー回路を構成する第3のMOSFETを有する。 このように構成することで、例えば、第1のPチャネルMOSFETを流れる電流と、第3のMOSFETを流れる電流を一定の比例関係に設定できる。これにより、電源電圧の変動等に対して第1のPチャネルMOSFETのバイアスを安定化できる。

上記の発明において、前記バイアス回路は、前記第1のPチャネルMOSF E Tとカレントミラー回路を構成する第3のMOSFE Tを有し、該第3のMOSFE Tのチャネル幅と、前記第1のPチャネルMOSFE Tのチャネル幅と、前記第1のMOSFE MOSF

このように構成することで、例えば、チャネル長を同一にしたときに、第3のMOSFETに流れる電流のk倍の電流を第1のPチャネルMOSFETに流すことができ、かつ第1のPチャネルMOSFETのバイアスを安定化できる。

上記の発明において、前記バイアス回路は、ソースが電源電圧に接続され、 ドレインが定電流源に接続され、該定電流源にゲートが接続されている。

このように構成することで、第3のMOSFETに流れる電流を一定にできるので、第1のPチャネルMOSFETに流れる電流を一定に保つことができる。これにより、電源電圧の変動等に対して第1のPチャネルMOSFETの動作点を安定にできる。

20 図の簡単な説明

10

15

25

図1は、第1の実施の形態のRF増幅回路の回路構成を示す図である。

図2は、第1の実施の形態のAM受信機用ICのブロック図である、

図3は、フリッカノイズの説明図である。

図4は、第2の実施の形態のRF増幅回路の回路構成を示す図である。

図5は、従来のAM放送受信回路の構成を示す図である。

25

発明の実施をするための最良の形態

以下、本発明の実施の形態を図面を参照しながら説明する。

図1は、本発明の第1の実施形態のAM放送信号を増幅するRF増幅回路2 5 1の回路構成を示す図である。

図1に示すように、コンデンサ1の一端には、図示しないアンテナで受信されるAM放送信号が入力される。このコンデンサ1の他端はPチャネルMOSFET (第1のPチャネルMOSFET) 4のゲートに接続されている。コンデンサ1は、AM放送信号の直流分をカットするためのものである。

10 PチャネルMOSFET4のゲートには、電源電圧を抵抗2と抵抗7とにより分圧した電圧がバイアス電圧として供給される。抵抗2と抵抗7は直列に接続され、抵抗2の他端は電源Vccに接続され、抵抗7の他端は接地されている。

PチャネルMOSFET (第2のPチャネルMOSFET) 5は、PチャネルMOSFET4とカスケード接続されている。PチャネルMOSFET5のゲートには、電源Vcc1に接続された抵抗3と、後述するNチャネルMOSFET5のドレインが接続されている。さらに、PチャネルMOSFET5のゲートにはバイパスコンデンサ10が接続され、そのコンデンサ10の他端は接地されている。

20 PチャネルMOSFET4とPチャンネルMOSFET5とをカスコード接続することで、PチャネルMOSFET4のゲートとソース間の帰還容量を小さくし、PチャネルMOSFET4の高周波特性を改善している。

PチャネルMOSFET5のドレインには同調回路6が接続されている。同 調回路6は、同調コンデンサC1および同調コイルL1, L2により構成され 、PチャネルMOSFET5から出力されるAGC制御されたAM放送信号を

周波数選択して出力する回路である。なお、同調コンデンサC1及び同調コイルL1, L2の他端は接地されている。

上記のPチャネルMOSFET4及び5でAM放送信号を増幅するRF増幅 回路21を構成している。

5 NチャネルMOSFET8のドレインには、図示しないAGC (Auto Gain control) 回路から、RF増幅回路21のゲインを制御するためのAGC電流 I AGC が入力している。NチャネルMOSFET8のドレインとゲートは接続され、ソースは接地されている。

NチャネルMOSFET9のゲートは、NチャネルMOSFET8のゲート
10 と接続されている。さらに、ドレインはPチャネルMOSFET5のゲートに
接続され、ソースは接地されている。

NチャネルMOSFET8とNチャネルMOSFET9はカレントミラー回路を構成しており、NチャネルMOSFET8のドレインに流入するAGC電流IAGCに比例した電流がNチャネルMOSFET9を流れる。

15 これにより、AGC回路から出力されるAGC電流IAGCによりPチャネル MOSFET5のバイアス電圧が変化し、PチャネルMOSFET5の増幅度 が制御され、出力されるRF信号のレベルが変化する。

なお、PチャネルMOSFET5のゲートは必ずしもAGC制御する必要はなく、例えば固定バイアスであっても良い。

上述したRF増幅回路21は、ミキシング、周波数変換などを含むAM放送 受信に必要な後段の信号処理を行う回路並びに後述するラッチ回路、シフトレ ジスタ等のデジタル回路と共に1チップに集積され、同調回路6の出力信号は 、後述するミキサ回路等に出力される。

次に、上記のように構成したRF増幅回路21の動作を説明する。

25 図示しないアンテナより入力したAM放送信号は、直流成分がコンデンサ1

20

でカットされ、交流成分がPチャネルMOSFET4で増幅される。そして、 PチャネルMOSFET4から出力されるRF信号が、AGC制御されたPチャネルMOSFET5により一定レベルに増幅され同調回路6に出力される。

すなわち、NチャネルMOSFET8のソース電流IAGCに対応する電流I 1がNチャネルMOSFET9のソースに流れる。電流IAGCの値が大きくな ると、対応する電流I1の値も大きくなり、PチャネルMOSFET5のバイ アス電圧が変化する。これにより、PチャネルMOSFET4のドレインーソ ース間電圧VDSが変化し、このVDSを下げてゲインを制御する。

第1の実施形態のAM放送用増幅回路によれば、PチャネルMOSFET4

とPチャネルMOSFET5をカスコード接続することで、PチャネルMOSFET4のソースーゲート間の帰還容量Cgdを小さくできる。これにより、
PチャネルMOSFET4の高周波特性を改善し、増幅回路21の安定度を高めることができる。

さらに、PチャネルMOSFET5のゲートにAGC回路の出力を接続する 15 ことで、AGC信号によりPチャネルMOSFET5の増幅度を制御してRF 信号のレベルを一定にすることができる。

同調回路6は、第2のPチャネルMOSFET5から出力された一定レベルのRF信号を高周波増幅して、次段の図示しないミキサに出力する。ミキサや周波数変換部を含む以降の信号処理回路(図示せず)では、AM放送受信に必要な残りの処理を行って入力信号の選局を行うとともに、出力段において増幅、検波などを行って音声信号として出力する。

図 2 は、P チャネルMO S F E T からなる A M 放送用増幅回路 2 1 と、C M O S デジタル回路とを 1 チップに集積した A M 受信機用 I C (半導体集積回路) 3 1 のブロック図である。

25 このAM受信機用IC31は、アンテナ12から入力される信号に対して周

10

15

20

25

波数選択等を行う入力回路23と、AM放送信号を増幅するRF増幅回路21 と、RF増幅回路21で増幅されたAM放送信号を中間周波数に変換するMI X回路24等からなるFM、AM受信回路と、ラッチ回路25,シフトレジス タ26、PLLシンセサイザー27,周波数カウンタ28等からなるCMOS デジタル回路とを、CMOSプロセスにより1チップ上に形成している。

次に、図3は、JFETと、PチャネルMOSFETと、NチャネルMOSFETのフリッカ雑音特性を示す図である。

図3に示すように、MOS半導体の内部雑音であるフリッカ雑音は、そのノイズレベルが周波数に反比例して大きくなる。したがって、扱う信号がAM放送のような低周波信号の場合にRFアンプをMOS回路で構成すると、ノイズレベルはJFETを用いる場合に比べて大きくなる。

しかし、NチャネルMOSFETとPチャネルMOSFETとを比較した場合、PチャネルMOSFETはNチャネルMOSFETに比べて低周波領域でもノイズレベルが小さくなっている。本実施の形態では、AM放送信号の増幅を行うRF増幅回路21をPチャネルMOSFETにより構成することで、フリッカ雑音のレベルを比較的小さく抑えている。

しかも、PチャネルMOSFETは、CMOSの製造プロセスで作ることができるので、RF増幅回路21を含むAM放送信号の受信回路及びラッチ回路25、シフトレジスタ26等のCMOSデジタル回路を1チップに集積することができ、受信機の回路を小型化できる。また、同じCMOSプロセスで無線機の回路全体を製造することができるので、製造工程を簡略化して製造コストを削減することもできる。

次に、図4は、本発明の第2の実施の形態のRF増幅回路31の構成を示す 図である。なお、図4の説明において、図1と同じ部分には、同じ符号を付け てその説明を省略する。

25

図4の回路と、図1の回路の異なる点は、PチャネルMOSFET5のゲートに、図示しないAGC回路から出力されるAGC制御電圧VAGCが入力している点と、PチャネルMOSFET4とカレントミラー回路を構成するバイアス回路42を設けた点である。

5 図4において、PチャネルMOSFET5のゲートには、抵抗40を介して AGC制御電圧VAGCが入力している、このAGC制御電圧VAGCに応じてPチャネルMOSFET4のドレインーソース間電圧VDSが変化し、この VDSを下げてゲインを制御している。なお、VDS=Vcc-(VAGC+ VGS5)であり、VGS5は、PチャネルMOSFET5のゲートーソース 間電圧である。

バイアス回路42は、定電流源44を含むPチャネルMOSFET43からなる。

PチャネルMOSFET43は、ソースが電源Vccに直接接続され、ドレインが定電流源44に接続され、ゲートがドレインと接続されている。さらに、PチャネルMOSFET4のゲートは、抵抗45を介してPチャネルMOSFET4のゲートに接続されている。

PチャネルMOSFET43のゲートに直列に接続される抵抗45は、AM 放送信号がPチャネルMOSFET43側に回り込まないようにするためと、 PチャネルMOSFET4の入力インピーダンスを上げるためのものである。

20 PチャネルMOSFET4とPチャネルMOSFET43はカレントミラー 回路を構成しているので、両者のチャネル面積が等しいときには流れる電流は 等しくなる。

そこで、PチャネルMOSFET4のチャネル長をL1、チャネル幅をW1、PチャネルMOSFET43のチャネル長をL2、チャネル幅をW2としたときに、L1=L2、W1=k・W2(k ≥ 1 ,実施の形態では、kは1より

15

25

大きな定数)の関係が成り立つようにそれぞれのチャネル長及びチャネル幅を 設定する。なお、定数kはカスコード接続された第1のPチャネルMOSFE T4のゲインが最適となるように設定する。

第2の実施の形態のRF増幅回路41は、上述した第1の実施の形態と同様に、AM放送信号を増幅するためのPチャネルMOSFET4とPチャネルMOSFET5をカスコード接続することで、PチャネルMOSFET4の帰還容量を小さくしてRF増幅回路41の安定度を高めることができる。

また、PチャネルMOSFET4とバイアス回路42のPチャネルMOSF ET43とでカレントミラー回路を構成することで、PチャネルMOSFET 4に安定したバイアスを供給することができる。これにより、電源電圧の変動 等に対してPチャネルMOSFET4のバイアスを安定化できる。

さらに、バイアス回路42のPチャネルMOSFET43のチャネル幅を、PチャネルMOSFET4のチャネル幅の1/kに設定することで、PチャネルMOSFET43に1/kの電流を流したときに、PチャネルMOSFET4にそのk倍の電流を流すことができる。また、PチャネルMOSFET43のドレインに定電流源44を接続することで、PチャネルMOSFET43に流れる電流を一定にできる。これにより、電源電圧の変動、温度変化等に対してPチャネルMOSFET4の動作点を安定化できる。

本発明は、上述した実施の形態に限らず、以下のように構成しても良い。

- 20 (1) 本発明に係るAM放送信号の増幅回路は、AM受信機用ICに限らず、 より高い周波数に対応した無線回路を有する、携帯電話機及び無線LAN等に 用いられる通信用ICに搭載しても良い。
 - (2) バイアス回路42は、PチャネルMOSFET、あるいはNチャネルMOSFETと、電流源44とからなるカレントミラー回路に限らず、バイアスを安定化できる回路であればどのような回路でも良い。

本発明によれば、AM放送の周波数帯域におけるフリッカノイズを抑制し、かつAM放送信号の増幅回路とCMOSデジタル回路とを1チップに集積することができる。さらに、バイアス回路を設けることで、電圧電圧の変動等に対してバイアスを安定化できる。

請求の範囲

1. AM放送信号を増幅する第1のPチャネルMOSFETと、

前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネ

5 ルMOSFETとからなるAM放送信号の増幅回路と、

CMOSデジタル回路とを備える半導体集積回路。

2. AM放送信号を増幅する第1のPチャネルMOSFETと、

前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETとからなるAM放送信号の増幅回路と、

10 CMOSデジタル回路とを備え、

前記第1のPチャネルMOSFET、第2のPチャネルMOSFET及びC MOSデジタル回路をCMOSプロセスにより同一回路基板上に形成する半導体集積回路。

- 3. AM放送信号を増幅する第1のPチャネルMOSFETと、
- 15 前記第1のPチャネルMOSFETに一定のバイアスを与えるバイアス回路 とからなるAM放送信号の増幅回路と、

CMOSデジタル回路とを備え、

前記第1PチャネルMOSFET、バイアス回路及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形成する半導体集積回路。

20 4. AM放送信号を増幅する第1のPチャネルMOSFETと、

前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETと、

前記第1のPチャネルMOSFETに一定のバイアスを与えるバイアス回路 とからなるAM放送信号の増幅回路と、

25 CMOSデジタル回路とを備え、

前記第1PチャネルMOSFET、第2PチャネルMOSFET、バイアス 回路及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形 成する半導体集積回路。

- 5. 前記第2のPチャネルMOSFETの増幅度を制御するAGC回路を備 える請求項1、2または4記載の半導体集積回路。
 - 6. 前記バイアス回路は、前記第1のPチャネルMOSFETとカレントミラー回路を構成する第3のMOSFETを有する請求項2,3,4または5記載の半導体集積回路。
- 7. 前記バイアス回路は、前記第1のPチャネルMOSFETとカレントミ ラー回路を構成する第3のMOSFETを有し、該第3のMOSFETのチャネル幅と、前記第1のPチャネルMOSFETのチャネル幅との比が1:k ($k \ge 1$) の関係となるようにした請求項6記載の半導体集積回路。
- 8. 前記バイアス回路は、ドレインまたはソースの一方が電源電圧に接続され、ドレインまたはソースの他方が定電流源に接続され、該定電流源にゲート が接続されている請求項6または7記載の半導体集積回路。
 - 9. AM放送信号を増幅する第1のPチャネルMOSFETと、


前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETと、

CMOSデジタル回路とをCMOSプロセスにより同一回路基板上に形成す 20 る半導体集積回路の製造方法。


- 10. 前記第2のPチャネルMOSFETの増幅度を制御するAGC回路を 設ける請求項9記載の半導体集積回路の製造方法。
- 11. 前記第2のPチャネルMOSFETとカレントミラー回路を構成する 第3のMOSFETを形成し、該第3のMOSFETのチャネル幅と、前記第 1のPチャネルMOSFETのチャネル幅との比が1:k(k≥1)の関係と

なるようにした請求項9記載の半導体集積回路の製造方法。

1/5



2/5



3/5




図3

4/5





図 4








図 5



	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl7 H03F3/19				
INC.CI RUSES/IF					
According to International Patent Classification (IPC) or to both national classification and IPC					
	S SEARCHED ocumentation searched (classification system followed b	v classification symbols)			
	commentation searched (classification system followed b	y classification symbols)			
	ion searched other than minimum documentation to the	extent that such documents are included	in the fields searched		
Jitsu	iyo Shinan Koho 1922-1996	Toroku Jitsuyo Shinan Koho	5 1994-2003		
	Jitsuyo Shinan Koho 1971-2003	Jitsuyo Shinan Toroku Koho	j		
Electronic d	ata base consulted during the international search (name	of data base and, where practicable, sear	rch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app		Relevant to claim No.		
P,X P,A	JP 2002-204129 A (Niigata Set 19 July, 2002 (19.07.02),	imitsu Co., Ltd.),	1-5,9,10 6-8,11		
2 / 22	& WO 02/54582 A1	·			
х	JP 5-48360 A (Chuna Kabushik:	i Kaisha),	1-5,9,10		
. Y	26 February, 1993 (26.02.93), (Family: none)		6-8,11		
			1 5 0 10		
X Y	JP 10-22942 A (Sanyo Electric 23 January, 1998 (23.01.98),	c Co., Ltd.),	1-5,9,10 6-8,11		
•	(Family: none)				
Y	JP 2002-100938 A (Toshiba Co.	rp.),	6-8,11		
	05 April, 2002 (05.04.02), & US 2002/0036543 A1 & EP	1195890 A2			
	. & 05 2002/0030343 AI	1133030 112	·		
		•			
× Furth	ner documents are listed in the continuation of Box C.	See patent family annex.			
* Specia	al categories of cited documents: ment defining the general state of the art which is not	"T" later document published after the int priority date and not in conflict with	emational filing date or the application but cited to		
consid	ered to be of particular relevance document but published on or after the international filing	understand the principle or theory und "X" document of particular relevance; the	derlying the invention claimed invention cannot be		
date "L" docum	nent which may throw doubts on priority claim(s) or which is	considered novel or cannot be considered novel or cannot be considered to the constant of the considered and the considered to the conside	ered to involve an inventive		
cited to establish the publication date of another citation or other special reason (as specified)		"Y" document of particular relevance; the considered to involve an inventive ste	ep when the document is		
"O" document referring to an oral disclosure, use, exhibition or other means		combined with one or more other suc combination being obvious to a perso	on skilled in the art		
"P" document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed					
Date of the actual completion of the international search 24 September, 2003 (24.09.03)		Date of mailing of the international sea 07 October, 2003 (
14dife and maning address of the 1514		Authorized officer			
Japa	anese Patent Office	Telephone No.	,		



C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT Citation of degrees with indication where appropriate of the relevant passages Relevant to claim No.				
Category*	Citation of document, with indication, where appropriate, of the relevant passages	6-8,11		
Y	JP 7-28180 B2 (AT & T Corp.), 29 March, 1995 (29.03.95), & US 5105165 A & EP 0491488 A1	0-0,11		
A	JP 60-229404 A (Toshiba Corp.), 14 November, 1985 (14.11.85), & EP 0159654 A & US 4626794 A	1-11		
A	Microfilm of the specification and drawings annexed to the request of Japanese Utility Model Application No. 129012/1986(Laid-open No. 35337/1988) (Alps Electric Co., Ltd.), 07 March, 1988 (07.03.88), (Family: none)	1-11		
	·			
	·			



国際調査報告

国際出願番号 PCT/JP03/08227

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ H03F3/19					
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl ⁷ H03F3/19					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2003年 日本国登録実用新案公報 1994-2003年 日本国実用新案登録公報 1996-2003年					
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)					
C. 関連すると認められる文献		関連する			
引用文献の	ときは、その関連する箇所の表示	関連する 請求の範囲の番号			
PX JP 2002-204129 A PA 2002.07.19 & WO 02/54582 A1	(新潟精密株式会社)	1-5, 9, 10 6-8, 11			
X JP 5-48360 A (チュー: Y 1993. 02. 26 (ファミリーなし)	ナー株式会社)	1-5, 9, 10 6-8, 11			
区 C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献				
国際調査を完了した日 24.09.03	国際調査報告の発送日 07	.10.03			
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 佐藤 敬介 電話番号 03-3581-1101	5W 9196 内線 3574			



国際調査報告

国際出願番号 PCT/JP03/08227

C (続き).	関連すると認められる文献	
引用文献の	Γ	関連する
カテゴリー*		請求の範囲の番号 1-5, 9, 10
X Y	JP 10-22942 A (三洋電機株式会社) 1998.01.23 (ファミリーなし)	6-8, 11
Y	JP 2002-100938 A (株式会社東芝) 2002.04.05 & US 2002/0036543 A1 & EP 1195890 A2	6-8, 11
Y	JP 7-28180 B2 (エイ・ティ・アンド・ティ・コーポレーション) 1995.03.29 & US 5105165 A & EP 0491488 A1	6-8, 11
A	JP 60-229404 A (株式会社東芝) 1985. 11. 14 & EP 0159654 A & US 4626794 A	1-11
A	日本国実用新案登録出願61-129012号(日本国実用新案登録出願公開63-35337号)の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム (アルプス電気株式会社) 1988.03.07 (ファミリーなし)	1-11